Registro de desplazamiento de 8 bits, cada bit almacenado en un flip-flop tipo D maestro/esclavo
Entrada serial, salida paralela
Fan out: 10 cargas LS-TTL
Dos entradas de datos con función AND. Un nivel bajo en cualquiera inhibe la entrada de nuevos datos y resetea a nivel bajo el primer flip-flop en el próximo pulso de reloj. Un nivel alto en cualquier entrada habilita la otra entrada, lo que determina el estado del primer flip-flop
Entrada de reloj con activación por flanco de subida
Entrada de clear asincrónica
Entradas de datos y de reloj con buffer
Tecnología: High Speed CMOS (HC)
Muy bajo consumo de potencia, similar a los C.I. CMOS estándar
Consumo de corriente bajo: 80 μA max.
Velocidades similares a la familia LS-TTL
Tiempo de propagación: 20 ns típico
Voltaje de alimentación: 2 V a 6 V
Encapsulado: PDIP 14 pines